Decode: Cùng là 2nm, nhưng ba tiến trình TSMC N2, Samsung SF2 và Intel 18A khác nhau như thế nào?

Để dễ theo dõi, các trang tin và báo điện tử trong ngành công nghệ toàn cầu thường có xu hướng rút gọn tên tiến trình gia công bán dẫn của ba tập đoàn TSMC, Samsung và Intel bằng cụm từ đơn giản là 2nm. Thực tế thì 2nm cũng chỉ là một khái niệm marketing để so sánh với những tiến trình trước kia, như 5 hay 3nm chẳng hạn.

Còn trên lý thuyết, trong tài liệu cập nhật năm 2021 mang tên Roadmap toàn cầu cho các thiết bị và hệ thống điện toán của viện nghiên cứu IEEE, "nhãn hiệu tiến trình bán dẫn 2nm dự kiến sẽ có kích thước gate của transistor là 45 nano mét, và kích thước kết nối kim loại nhỏ nhất là 20 nano mét."



Có lẽ anh em cũng đã nhận ra rằng, 2nm của TSMC cũng khác 2nm của Samsung, còn Intel thì đã chọn ra cho họ cái tên thương mại 20A và bản nâng cấp mang tên 18A từ vài năm nay. Mỗi công nghệ gia công bán dẫn tương ứng của ba tập đoàn đều có những khác biệt rõ ràng, từ chính bản thân kết cấu của từng transistor bán dẫn, cho tới kết cấu chip, rồi cả cách mà điện và thông tin được xử lý và truyền dẫn bên trong và bên ngoài con chip bán dẫn, để miếng silicon có thể thực hiện tính toán và tương tác với các thiết bị khác bên trong một hệ thống, từ PC đến smartphone, từ máy chơi game đến máy chủ đám mây AI.

Cái gì quan trọng thì nên nhắc lại, Samsung SF2, TSMC N2 và Intel 20A/18A đều ứng dụng những công nghệ transistor rất khác biệt. Và dưới đây là những khác biệt cơ bản của ba tiến trình "2nm" này, cũng như thời điểm chúng được thương mại hóa trong những thiết bị điện toán.

TSMC N2: GAAFET, 313 triệu transistor/mm2

Cuối năm 2024, TSMC đã chia sẻ những thông tin chi tiết về thiết kế chip bán dẫn tiến trình N2 của họ. Đương nhiên rất nhiều khía cạnh về mặt thiết kế và gia công đều là bí mật kinh doanh, đặc biệt là ở khía cạnh từ photomask để dùng quang khắc transistor lên bề mặt tấm wafer. Nhưng cùng lúc, TSMC cũng phải liệt kê những khác biệt và nâng cấp của N2 so với N3 và N5, để thuyết phục các khách hàng của họ, từ Apple đến Nvidia lựa chọn tiến trình mới nhất này.

Đầu tiên và quan trọng nhất là thiết kế transistor với cái tên đầy đủ là Gate-all-around nanosheet transistor, viết tắt là GAAFET.



GAAFET là giải pháp nâng cấp cho FinFET cổ điển, vì thiết kế transistor này cho phép tạo ra những chip bán dẫn với kích thước tiến trình dưới 7nm. GAAFET được trình diễn lần đầu tiên bởi IBM, qua đó hé lộ tiến trình gia công bán dẫn 5nm của tập đoàn đến từ nước Mỹ. Trên những transistor này, giống như tên gọi, vật liệu cấu thành cổng nhận electron, tương ứng với đó là điện và tín hiệu dữ liệu có thể nằm ở tất cả các cạnh của một transistor. Hệ quả là tùy thuộc vào thiết kế, một transistor GAAFET có thể sở hữu từ 2 đến 4 cổng.

Lợi thế khi ứng dụng GAAFET, trong phạm vi của tiến trình N2 là các nhà thiết kế chip bán dẫn có thể điều chỉnh độ rộng các kênh để cân bằng giữa hiệu năng và hiệu quả tiêu thụ điện.



Kết hợp với GAAFET, TSMC cung cấp một công cụ gọi là N2 NanoFlex DTCO. Với công cụ này, Apple, Nvidia, AMD hay thậm chí là cả Intel có thể thiết kế những mảng transistor điện toán với kích thước cell khác nhau, dễ dàng thiết kế ra những mảng chip xử lý tiết kiệm điện hoặc những mảng nhân hiệu năng cao.

Quảng cáo

Không chỉ cải thiện mật độ transistor, mà những cụm chip nhớ SRAM được gia công trên tiến trình này cũng được cải thiện đáng kể, đạt mức dung lượng 38 Megabit/mm2. Cùng với đó là những cải tiến để tối ưu tiêu thụ điện nhờ cả hai khía cạnh: Giảm trở kháng và giảm điện năng tiêu thụ tối thiểu.

Kết quả, TSMC N2 tạo ra chênh lệch 15% hiệu năng xử lý so với N3, nhưng tiêu thụ điện giảm tới 35%.



Từ nền tảng như vậy, TSMC kết hợp GAAFET với ba công nghệ được gộp chung là 3DFabric để tạo ra những con chip bán dẫn phù hợp với mọi nhu cầu, từ chiếc điện thoại anh em dùng hàng ngày cho tới những con chip xử lý những prompt chatbot AI mà anh em đang sử dụng:

• SoIC: Viết tắt của System on Integrated Chip. Đây là bước kế tiếp của kỹ thuật xếp chồng die bán dẫn 3D IC cũng như thiết kế xếp chồng chip 2.5D thông qua nền interposer để mở rộng quy mô con chip, trang bị nhiều cụm bán dẫn chuyên biệt phục vụ cùng lúc nhiều nhu cầu trong một thiết bị. Khoảng cách lớp kết nối các die bán dẫn của chiplet với SoIC chỉ khoảng 4.5 micro mét, con số hợp lý để tạo ra mọi con chip, từ máy chủ AI đến smartphone.
• InFO: Viết tắt của Integrated Fan-Out, công nghệ cho phép mở rộng quy mô và mật độ cầu nối kim loại trong những chip bán dẫn xếp chồng, chẳng hạn như die tính toán logic phía dưới và lớp chip nhớ ở trên.
• CoWoS: Có lẽ anh em nghe tới công nghệ này nhiều nhất. Viết tắt của Chip on Wafer on Substrate, CoWoS với ba giải pháp S, R và L là thứ cho phép tạo ra những con chip xử lý kích thước lớn hơn cả giới hạn mà những cỗ máy quang khắc EUV cao cấp nhất hiện tại của ASML có thể làm được, ghép nhiều die lớn lại với nhau, rồi kết nối toàn bộ hệ thống với chip nhớ HBM. Những chip AI của Nvidia trở thành hiện thực chính là nhờ công nghệ này.

Dự kiến, TSMC N2 sẽ đi vào giai đoạn sản xuất thương mại hóa trong nửa cuối năm 2025. Sau đó, những tiến trình cải tiến và chuyên biệt sẽ được đưa vào thương mại hóa vào nửa cuối năm 2026 và trong năm 2027:

Quảng cáo

• N2P: Chuyên biệt cho các sản phẩm chip xử lý tiêu dùng, smartphone, laptop, kính thông minh…
• N2X: Chuyên biệt cho các sản phẩm chip xử lý máy chủ đám mây, GPU AI, chip xử lý máy chủ…

Samsung SF2: MBCFET, 231 triệu transistor/mm2

Được công bố từ hồi năm 2020, rồi sau đó là ứng dụng trên tiến trình SF3 hồi năm 2023, MBCFET là một biến thể khác của thiết kế transistor bán dẫn thế hệ mới. Viết tắt của Multi-Bridge Channel Field Effect Transistor, MBCFET cũng là một nâng cấp so với FinFET truyền thống.



Vậy thì MBCFET khác gì GAAFET? Nếu như GAAFET của TSMC sử dụng nanowire 1 chiều để tạo ra những cổng kết nối trên từng transistor, thì MBCFET chỉ sử dụng nanosheet 2 chiều, tạo ra những cổng kết nối kích thước lớn hơn. Lợi thế rõ ràng nhất của công nghệ bán dẫn mà Samsung ứng dụng là cho phép mở rộng kích thước từng kênh ra vào của transistor, mở rộng giới hạn kết nối và dẫn diện. Từ đó những con chip xử lý có thể được vận hành ở điện năng cao hơn, tương ứng với đó là xung nhịp và hiệu năng cao hơn.

Theo Samsung, việc chỉ sử dụng nanosheet 2 chiều so với nanowire 1 chiều như TSMC N2 tạo ra được sự thoải mái hơn cho các nhà thiết kế chip bán dẫn, cho phép họ tự do điều chỉnh điện đầu vào cũng như hiệu năng của từng cụm nhân xử lý trên mỗi con chip.



Kết quả của việc ứng dụng nanosheet 2 chiều, theo Samsung, là nếu so sánh với tiến trình SF3, tức là 3nm của tập đoàn Hàn Quốc:

• Transistor N hẹp cải thiện hiệu năng 29%
• Transistor P hẹp cải thiện hiệu năng 46%
• Transistor N rộng cải thiện hiệu năng 11%
• Transistor P rộng cải thiện hiệu năng 23%

Một khía cạnh đáng chú ý của SF2 là thư viện xHD. Đây là một bộ công cụ thiết kế chip bán dẫn cho phép tối ưu mật độ và kích thước của những cụm transistor SRAM. Rồi cùng với đó, chính bản thân Samsung cũng tự nghiên cứu phát triển các công nghệ và chuẩn kết nối như LPDDR5x, HBM3p hay PCIe Gen 6, để tận dụng tối đa sức mạnh của tiến trình gia công SF2.

Khía cạnh khác được Samsung Semiconductor đề cập rất nhiều trong những năm qua, là kỹ thuật backside power delivery. Công nghệ được Samsung gọi là BS-PDN, viết tắt của Backside Power Delivery Network này trong tương lai sẽ được ứng dụng để giảm kích thước lớp cấp nguồn của die chip bán dẫn xuống 14.8%. Cùng lúc, điện trở của con chip sẽ giảm, và chip có thể vận hành ở xung nhịp cao hơn, làm mát hiệu quả hơn vì lớp transistor tính toán nằm sát vị trí hệ thống tản nhiệt.

Không chỉ riêng Samsung, Backside Power Delivery là công nghệ mà các nhà sản xuất bán dẫn khác trên thế giới, như Intel và TSMC, đang tìm cách nghiên cứu và ứng dụng trong những tiến trình gia công trong tương lai. Samsung gọi công nghệ này là BS-PDN, Intel thì gọi bằng cái tên thương mại hơn, PowerVia. Mục tiêu của chúng là giống nhau, dù cách ứng dụng và nghiên cứu khác nhau.



Sau khi SF2 được thương mại hóa vào cuối năm 2025 này, bắt đầu với con chip xử lý cho điện thoại Samsung Galaxy S26 mang tên Exynos 2600, những phiên bản nâng cấp của tiến trình 2nm Samsung sẽ lần lượt được ra mắt, dĩ nhiên là nếu kế hoạch của Samsung được thực hiện mà không có trì hoãn hay trở ngại:

• SF2P: Thương mại hóa năm 2026, tối ưu cho thiết bị cá nhân, giảm mật độ transistor nhưng tăng hiệu năng.
• SF2X: Thương mại hóa năm 2026, tối ưu thiết bị máy chủ đám mây, HPC và AI, cải thiện cả mật độ transistor lẫn hiệu năng xử lý.
• SF2Z: Thương mại hóa năm 2027, là SF2X nhưng được hoàn thiện với Backside Power Delivery Network (BSPDN).
• SF2A: Thương mại hóa năm 2027, tối ưu cho những giải pháp chip xử lý trong xe hơi.

Intel 18A: RibbonFET, 238 triệu transistor/mm2

Cũng là một biến thể của GAAFET, và cũng ứng dụng nanosheet 2 chiều, nhưng nếu như Samsung đã đăng ký thương mại hóa khái niệm và thương hiệu MBCFET, thì Intel lựa chọn cái tên gần gũi hơn, RibbonFET. Ở đó vẫn là những lợi thế về mặt hiệu quả tiêu thụ điện và hiệu năng xử lý so với tiến trình trước đó. Intel từng có thời điểm khẳng định rằng, tiến trình 18A mạnh hơn Intel 3 25% ở cùng tiêu thụ điện năng, hoặc tiêu thụ điện tiết kiệm hơn 38% ở cùng xung nhịp. Mật độ transistor của những con chip Intel 18A sẽ cao hơn 30% so với Intel 3.



Giống hệt như GAAFET và MBCFET, RibbonFET cũng là giải pháp để Intel cố gắng giảm thiểu hao phí điện năng và rò rỉ điện, thứ rất quan trọng để tạo ra những con chip xử lý với mật độ transistor lớn.

Với 18A, Backside Power Delivery cũng sẽ hiện diện, với cái tên thương mại là PowerVia. Nhờ việc đặt hệ thống cấp điện cho chip bán dẫn ở phía dưới, mật độ transistor có thể tăng từ 5 đến 10%, giảm điện trở của chip đáng kể.



Giống hệt như Samsung và TSMC, ứng dụng transistor kiến trúc mới chỉ là một khía cạnh để tạo ra những con chip bán dẫn thế hệ mới. Đi kèm với RibbonFET sẽ là những kỹ thuật gia công và đóng gói chip tiên tiến mà Intel sẽ ứng dụng trong những chip xử lý thương mại, từ tiêu dùng đến doanh nghiệp:

• Foveros: Kỹ thuật đóng gói xếp chồng các die bán dẫn dưới dạng 3D, những chiplet sẽ tăng mật độ transistor, kích thước giảm đáng kể. Foveros Direct là phiên bản nâng cấp với kích thước cầu nối hàn các die bán dẫn xếp chồng chỉ dày 5 micro mét.
• EMIB và EMIB-T: Viết tắt của Embedded Multi-Die Interconnect Bridge. Kỹ thuật này giúp tạo ra những con chip xử lý hiệu năng cao với kích thước lớn dạng 2.5D trên lớp nền interposer. EMIB-T là phiên bản nâng cấp của EMIB, với chữ T biểu thị cho kỹ thuật gia công tên là Through Silicon Via (TSV), kết nối theo chiều dọc các die bán dẫn, từ die xử lý logic tính toán đến những chip nhớ xếp chồng HBM xếp từ 8 đến 12 lớp DRAM, thứ giúp các chip xử lý AI có được băng thông bộ nhớ đáng nể.
• Trong khi kết nối EMIB cũ gặp khó khăn với sự sụt áp cao do đường dẫn cung cấp điện cố định 1 đầu, EMIB-T tận dụng kết nối TSVs để cung cấp điện từ phía dưới package bán dẫn thông qua các cầu nối TSV, tạo ra một đường dẫn trực tiếp, có điện trở thấp để cung cấp năng lượng rất quan trọng cho việc tích hợp HBM4/4e.
• EMIB-T cũng cho phép kích thước gói chip bán dẫn lớn hơn nhiều, 120x180mm, và hỗ trợ hơn 38 cầu nối và hơn 12 die trong một gói chip lớn. Ngoài ra, thế hệ EMIB đầu tiên đã cho phép khoảng cách bump ở mức 55 micron, một chỉ số mật độ kết nối quan trọng, trong khi thế hệ EMIB thứ hai giảm xuống còn khoảng cách 45 micron.

Sau khi 18A chính thức ra mắt, sẽ có hai phiên bản hoàn thiện của tiến trình đến từ Intel để tối ưu cho từng nhu cầu gia công chip xử lý:

• Intel 18A-P: Ứng dụng thế hệ thứ 2 của kiến trúc transistor RibbonFET và công nghệ PowerVia, cải thiện cả hiệu năng xử lý lẫn hiệu quả tiêu thụ điện năng. Tiến trình này sẽ ứng dụng giới hạn điện năng và rò rỉ điện thấp hơn, kích thước cổng ribbon của từng transistor được kiểm soát chặt chẽ hơn, tạo ra tỷ suất hiệu năng trên điện năng tiêu thụ cao hơn.
• Intel 18A-PT: Tối ưu cho những chip xử lý AI và máy chủ đám mây, ứng dụng thiết kế 3DIC thế hệ mới, tận dụng mọi cải tiến được tạo ra bởi 18A-P trước đó. Mọi công nghệ như die-to-die TSV cho đến HBI (hybrid bonding interface) đều sẽ được ứng dụng trên tiến trình nâng cấp này.

Khóa học Machine Learning cơ bản- Khoa học dữ liệu - AI

Nhấn vào đây để bắt đầu khóa học

==***==

Khoá học Quản trị Chiến lược Dành cho Lãnh đạo Doanh nghiệp

Nhấn vào đây để bắt đầu khóa học

==***==

Nơi hội tụ Tinh Hoa Tri Thức - Khơi nguồn Sáng tạo

Để tham gia khóa học công nghệ truy cập link: http://thuvien.hocviendaotao.com

Mọi hỗ trợ về công nghệ email: dinhanhtuan68@gmail.com

--- 

Khóa học Hacker và Marketing từ A-Z trên ZALO!

Nhấn vào đây để bắt đầu khóa học

Khóa học Hacker và Marketing từ A-Z trên Facebook!

Nhấn vào đây để bắt đầu khóa học

Khóa đào tạo Power BI phân tích báo cáo để bán hàng thành công

Nhấn vào đây để bắt đầu khóa học

Bảo mật và tấn công Website - Hacker mũ trắng

Nhấn vào đây để bắt đầu khóa học ​

KHÓA HỌC LẬP TRÌNH PYTHON TỪ CƠ BẢN ĐẾN CHUYÊN NGHIỆP

Nhấn vào đây để bắt đầu khóa học

Nhấn vào đây để bắt đầu khóa học

Khóa học Lập trình Visual Foxpro 9 - Dành cho nhà quản lý và kế toán

Nhấn vào đây để bắt đầu khóa học

Khóa học hướng dẫn về Moodle chuyên nghiệp và hay

Xây dựng hệ thống đào tạo trực tuyến chuyên nghiệp tốt nhất hiện nay.

Nhấn vào đây để bắt đầu khóa học

KHÓA EXCEL CHUYÊN NGHIỆP

Nhấn vào đây để bắt đầu khóa học

Khóa học AutoIt dành cho dân IT và Marketing chuyên nghiệp

Nhấn vào đây để bắt đầu khóa học

Khoá học Word từ cơ bản tới nâng cao, học nhanh, hiểu sâu

Nhấn vào đây để bắt đầu khóa học

Khóa học hướng dẫn sử dụng Powerpoint từ đơn giản đến phức tạp HIỆU QUẢ

Nhấn vào đây để bắt đầu khóa học

Khóa học Thiết kế, quản lý dữ liệu dự án chuyên nghiệp cho doanh nghiệp bằng Bizagi

Khóa học Phân tích dữ liệu sử dụng Power Query trong Excel

Nhấn vào đây để bắt đầu khóa học

Khóa học Lập trình WEB bằng PHP từ cơ bản đến nâng cao

Nhấn vào đây để bắt đầu khóa học

Khóa học Phân tích dữ liệu sử dụng TableAU - Chìa khóa thành công!

Nhấn vào đây để bắt đầu khóa học

Khóa học Phân tích dữ liệu sử dụng SPSS - Chìa khóa thành công!

Nhấn vào đây để bắt đầu khóa học

Khóa học "Thiết kế bài giảng điện tử", Video, hoạt hình 

kiếm tiền Youtube bằng phần mềm Camtasia Studio

Nhấn vào đây để bắt đầu khóa học

Khóa học HƯỚNG DẪN THIẾT KẾ VIDEO CLIP CHO DÂN MARKETING CHUYÊN NGHIỆP

​​​​​

HƯỚNG DẪN THIẾT KẾ QUẢNG CÁO VÀ ĐỒ HỌA CHUYÊN NGHIỆP VỚI CANVA

Hãy tham gia khóa học để trở thành người chuyên nghiệp. Tuyệt HAY!😲👍

 KHÓA HỌC VIDEO- XÂY DỰNG PHẦN MỀM QUẢN LÝ BẰNG MICROSOFT ACCESS

GOOGLE SPREADSHEETS phê không tưởng

Khóa hoc lập trình bằng Python tại đây

Hãy tham gia khóa học để biết mọi thứ

Để tham gia tất cả các bài học, Bạn nhấn vào đây 

Khóa học lập trình cho bé MSWLogo

Nhấn vào đây để bắt đầu học

Khóa học Ba, Mẹ và Bé - Cùng bé lập trình  TUYỆT VỜI

Khóa học sử dụng Adobe Presenter-Tạo bài giảng điện tử

Khóa học vẽ tạo giao diện demo cho website

Để thành thạo Wordpress bạn hãy tham gia khóa học 

Tham gia khóa học tại đây

Khóa học sử dụng Edmodo để dạy và học hiện đại để thành công

Nhấn vào đây để bắt đầu khóa học

==***==

Bảo hiểm nhân thọ - Bảo vệ người trụ cột

Cập nhật công nghệ từ Youtube tại link: congnghe.hocviendaotao.com
Tham gia nhóm Facebook
Để tham gia khóa học công nghệ truy cập link: http://thuvien.hocviendaotao.com
Mọi hỗ trợ về công nghệ email: dinhanhtuan68@gmail.com

Nguồn: Tinh Tế

Share !